PCB论坛网

 找回密码
 注册
查看: 879|回复: 3

高速设计

[复制链接]
头像被屏蔽
发表于 2002-8-1 20:55:00 | 显示全部楼层 |阅读模式
提示: 该帖被管理员或版主屏蔽
回复

使用道具 举报

发表于 2002-8-2 09:54:00 | 显示全部楼层
不是什么样的net才对过孔数目有要求,而是所有的net都尽量少用过孔,特别是在高速的情况下,这对信号衰减、串扰、反射等都有很大的影响。
回复 支持 反对

使用道具 举报

发表于 2002-8-2 10:01:00 | 显示全部楼层
过孔多的不良影响
1、阻抗不连续,导致反射增加
2、容性负载增加,会使沿特性变差
3、一般的时钟、高速数据线都要求尽量少过孔(1-2个),地址线可稍宽些,但是要注意走线的拓扑,应为地址的负载一般都比较多,拓扑的影响比较大
回复 支持 反对

使用道具 举报

 楼主| 发表于 2002-8-2 13:23:00 | 显示全部楼层
谢谢各位的解答,但是有没有详细点的资料呢?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-4-25 16:35 , Processed in 0.140235 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表