两个仿真问题请教

星飞

怎么看不到波形图片？
[em24][em24][em24]

[此贴子已经被作者于2002-8-6 16:14:36编辑过]

阿鸣

1.输入和输出比较的图没有看到，你能具体说一下你测量的是哪点的输入和哪点的输出？需要注意的是，基于IBIS模型的PCB信号仿真无法对器件的内部功能进行仿真。你说的PLL器件零延时是指PLL的时钟输入和SDRAM接受端的时钟信号之间的延时。主要通过调节反馈线的长度达到（Feed-Back）。
2.SDRAM中只有数据信号是双向的，地址和控制信号都是单向的（SDRAM为接收端），而数据信号一般不会有上面画的那种结构，如果你这个系统是32位数据总线的话，并使用的X8的SDRAM芯片，则所有的数据线单独输出，即数据线和CPU之间是点对点双向传输的；如果你这个系统是16位的，仍然采用X8的芯片，那么可能出现两块芯片的数据线并联，但两个数据发送的是同一个数据，波形也不会很差啊？你是不是误把地址信号当成I/O啦？

星飞

呵鸣，谢谢你的答复：
1、我没有考虑得很周到，只是分别对cy2305的输入和输出进行了仿真，输入是cpu输出时钟到2305的波形（cpu驱动，2305接收），输出是2305分别到4个sdram的波形（2305驱动，sdram接收），不过我对你的零延时的看法不同意，我的理解是2305的输入时钟和输出时钟同相位，但是我的到的波形2305的输出比输入延时了2ns

2、SDRAM的使用方式和你说的一样，不过我仿真的单板4片ssram本身即是32位，数据和地址都是cpu直接连接4个负载，也就是我上面的结构，这时候，片选是分开的，即通过片选来选择不同的ssram，地址还是单向的，比较好处理，此时数据是双向、多负载，当其中一个ssram被选中时，其他ssram是否作为负载处理（我认为应该算成负载），选中和不选中在作为负载有何区别（研究cmos工艺，器件在高阻等状态时相关参数比如容抗等没有什么变化），如果二者没有区别的话，那么拓扑结构就复杂了，复杂到无法控制

不知道我的理解是不是正确，或许我没有描述清楚问题的本质

yezhang

在specctraquest或者sigxp里面调入相应的模型进行仿真，缺省的就是TRISTATE。
在模型正确的情况下，如果波形不好就应该改变拓扑结构和匹配方式。

阿鸣

1.针对零延时的PLL问题，我想应该参照Datasheet为准。我在设计SDRAM内存模块时，PLL的零延时的确是指PLL的时钟输入和SDRAM接收端的时钟延时，这是Jedec Registered Memrory module的设计规范。也许你的情况和我设计的不同。但我个人认为如果仅是调整输出和输入相位一致在DRAM设计中不是很合理，因为我们最注重的是DRAM接收的时钟信号的时序，如果我们已经设计为和PLL输入时钟同相位，那么就可以不必考虑PLL到DRAM之间的delay，只要保证PLL输入的时钟时序正确就行了，这样也便于时序调整。你仿真的其实是PLL前的电路和PLL输出后的电路，这两个波形在时序上没有可比性。
2.按照你的数据线结构，仿真DRAM到CPU时，只应该将一个I/O设为激励，其他的保持高阻态，就是前面朋友提的Trisate，不要把其他的RAM当成loading。这样仿真得到波形应该不会很差的。

欢迎继续讨论，如果贴图有问题，你可以通过Email和我进一步交流。My Email: Mingm@atpusa.com

[此贴子已经被阿鸣于2002-8-6 18:45:18编辑过]

星飞

参考cy2305 datasheet，图中t6为input-output dalay，查表为0~+-350ps
以下是cy2305介绍

我的仿真波形：

仿真了输入和两个输出，叠加在一起观察，input和output有延时（2ns）
我的想法：cadence不提供多xnet的仿真，我强行把他们放在一起试不是错误的
因为他们的时钟基准不一样，但是问题是，这个延时是怎么来的，说明了什么问题？

2、对于多负载的数据总线仿真，仿真结果总是不如测试结果好，我认为是仿真设置错误
不知道你们有没有碰到类似的问题，我的仿真正如你们所说的：将一个I/O设为激励，其他的保持高阻态，就是前面朋友提的Trisate，Trisate是默认状态，我还不知道怎么设置为
loading状态呢~~

阿鸣

对PLL器件的input-to -output零延时，你的理解是对的，而我说到的PLL和你的型号不一样，需要人为调整PLL的反馈线，而你的器件好像反馈线是在电路内部直接相连。
至于上图的时序，你比较的2ns是那两根信号？我的推测：U2的AD2是CPU的输出时钟，U11的1管脚是PLL的时钟输入,U11的2,7是PLL时钟输出,U10和U13的38管脚为SRAM时钟接收。疑惑是，为什么你的driverU11的2和7波形不是从0时刻直接上升的？好像是延迟了大概1.3ns才开始驱动，你对波形比较是怎么处理的？怎么把它们合在一起的？

仿真和实际有差别是肯定的，如果模型比较精确，结构和条件设置都对的情况下，一般差别不会很大，如果出现仿真很差不能工作，而测量非常好（或相反），那就说明哪里出问题了。