PCB论坛网

 找回密码
 注册
查看: 842|回复: 2

阿鸣

[复制链接]
头像被屏蔽
发表于 2002-8-6 16:30:00 | 显示全部楼层 |阅读模式
提示: 该帖被管理员或版主屏蔽
回复

使用道具 举报

发表于 2002-8-6 17:06:00 | 显示全部楼层
两个条件都有Crosstalk啊 :)
就是考虑串扰对信号上升/下降沿的影响,从而导致时序的偏差。可以通过一些仿真工具仿真出来,但是也比较困难,因为当相邻信号的相位不同,差模或共模干扰的影响也不同,所以一般只能取一个估算的大概值。也可能通过实际测量来估计,至于究竟如何操作我也不是很清楚。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2002-8-6 17:38:00 | 显示全部楼层
谢谢
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-6 16:13 , Processed in 0.261939 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表