使用SpecctraQuest仿真时序问题疑问

阿鸣

对于时序裕量（区别于噪声裕量）来说，主要考虑的就是setup margin和hold margin。这是保证数据正常读取的必要条件。
在Cadence 时序分析中，
Tflightmax一般被称为 Final settle delay
Tflightmin 也称为 First switch delay
这是和走线以及拓补结构关系最大的一部分，也是通常设计者考虑最多的部分。
Crosstalk一般基于系统板级串扰仿真，保守分析时最好考虑进去，比如可以考虑几百ps的时序影响。
Skew确实包含很多内容，有和我们布时钟线相关的，也有和器件本身的skew相关的，也有板子其他因素带来的影响,也只能取一个估算值。
不同公司的datasheet对有些说法是不同，比如Tco，有的就称为Tpd，也有称为Tclock-to-output，等等，但我们只要知道他的含义就行了，指时钟触发开始，到输出端开始发送数据这段延时。包括内部电路延时和Buffer延时等所有延时的总和。