搞过主板的兄弟看过来

davidfu_2002

1)PCI走线要求不是很高，毕竟只有33MHZ嘛，走线为5：7或5：10，阻抗为60欧。
2）PCI时钟与数据线没有必然的长度关系。在主板上33MHZ时钟长度与66MHZ时钟有一定关系，如果板上有6个PCI槽，则6个PCI时钟线差不多等长。而数据线一般是星形连接或线形连接的。

faint

1）5是线间距，7是和参考平面的距离吗？如果是，间距是不是有些太小了？
2) 那时钟和数据线的相位关系如何保持，主板上时钟线要求多长？扩展卡上可是要求时钟2500mil＋/－100mil，数据小于1500mil啊。规范上只有这么个公式
   Tcyc >= Tval ＋ Tprop ＋ Tskew ＋ Tsu
这个我到是明白，就是要保证输入信号的setup时间，可是具体做的时候，如何去保证那？

faint

david，你好
还有一点就是你们主板阻抗控制的误差要求是多少（10%吗），如何保证的，靠计算仿真，实际的板子要测试阻抗吗？

davidfu_2002

1）5为线宽，7为线距
2）以四层板为例，叠层一般为2.1(1/2 oz Cu)+4.3+1.2(1 oz Cu)+47+1.2(1 oz Cu)+4.3+2.1(1/2 oz Cu)=62mils.这样，线与参考层间距为4.3mils.
3)pci线越短越好。PCI 接口芯片靠近金手指附近。时钟小于2”
4）PCB产家会根据要求进行阻抗控制（一般为10%）.阻抗与线宽，材料和叠层有关。

faint

david，你好
     关于阻抗是这样的，我根据厂家提供的参数和我要的阻抗，设计好层叠结构。
     比如我要的是60欧的阻抗，我根据参数设计的结果是63欧（顶层），55欧（中间层），厂家能否在制作过程中合理调整使顶层和中间层的阻抗在60欧附近？

davidfu_2002

1)顶层：Z=(87ln(5.98*H/0.8*W+T))/(Er+1.41)^1/2 0.1

faint

呵呵，我是用specctraquest和hyperlynx算的
我打算顶层镀金，内层让厂家控制一下误差，不要比55欧小就是了
再次感谢david!

kelvin_gao

david ，厉害、佩服！呵呵