请教一个波形反射的问题！

xiechengmin · 发表于 2002-8-27 09:48:00

提示: 该帖被管理员或版主屏蔽

星飞 · 发表于 2002-8-27 11:34:00

1、源端波形只要不影响器件的正常工作（比如大的过冲导致器件毁坏），一般可以不予理会。

2、你使用的是什么时钟芯片，我想在自己的机子做个仿真看看结果

阿鸣 · 发表于 2002-8-27 11:46:00

xiechengmin，我这两天比较忙，还没有时间去仿真看看，
星飞，好长时间没见到你来啦，如果有时间的话可要帮我整理版务啊
：）

xiechengmin · 发表于 2002-8-27 12:41:00

星飞：如果你要在HyperLynx中仿真，可以使用CY2305，有现成的库。
我实际使用的是ICS9112-16时钟驱动芯片，与CY2305 Pin to Pin兼容，仿真模型应该不会差太多！
另外，我终端采用的是50欧电阻和104电容串连。

faint · 发表于 2002-8-27 16:38:00

假设driver的输出阻抗加上串联电阻为Rs，线阻抗为Zo。在终端匹配的情况下，终端反射系数为0，此时终端稳定值和初始值相同，即Zo×（Voh－Vol）/（Rs＋Zo），从公式中可以看出，如果Zo偏小而Rs偏大的情况下，终端稳定值确实达不到Vih的要求。这种情况下是不能作终端匹配的，也就是不能用并行端接手段，只能用串行端接的方式。

星飞 · 发表于 2002-8-27 17:42:00

以下是引用阿鸣在2002-8-27 11:46:50的发言：
xiechengmin，我这两天比较忙，还没有时间去仿真看看，
星飞，好长时间没见到你来啦，如果有时间的话可要帮我整理版务啊
：）

到上海出差去了，顺便参加了cadense的什么亚太研讨会

不知道兄弟们有没有同时在那里的~~ ：）

		自动登录	找回密码
密码			注册

xiechengmin xiechengmin 当前离线积分 4690 兑换点点声望度金钱元银行存款元贡献度精华头像被屏蔽	发表于 2002-8-27 09:48:00 \| 显示全部楼层 \|阅读模式提示: 该帖被管理员或版主屏蔽

	回复使用道具举报