请教几个问题[求助]

阿鸣

1. 几个电源管脚连在一起再打过孔接地会产生较大的共模噪声，增加了电源的电感，尤其是周围I/O分布较多的电源管脚，尽量不要连在一起接电源层/地。可以考虑离电容较近的就直接连电容再打孔接电源层，芯片靠里的电源管脚可以直接打孔连电源层，在BGA器件的正下方（Bottom层）放置较多的电容。这样可以减小回路面积，即减小了回路电感。如果有两个电源管脚相连也还可以接受，但不能过多。BGA的焊盘电源/地引线理论上越粗越好，不过不能太粗，不然焊接上会有问题，比如造成焊球偏移等等。
2. 对于大面积铺铜，要考虑的主要有三个方面：一是叠层的平衡问题，也就是从中间往两边看结构是不是对称的，如果一边多铺了一层铜，而另外一边铜较少，就可能受热膨胀而导致板子翘曲，一般可采用铺网格铜，或者对称铺铜处理，以达到近似平衡的效果；二是考虑走线的阻抗，铺铜会影响原先设计的阻抗，所以要注意控制铜皮和信号走线的距离; 三是铺铜（一般是铺地）时，要注意和其他地层良好接触，直径500mils之内至少要有一个接地过孔，不然阻抗会较高，同时还会增加EMI。对于你的SIG1/GND/SIG2/VCC/VCC/SIG5/GND/SIG6叠层设计，我想将一层GND和VCC交换位置效果会更好，即SIG1/VCC/SIG2/GND/VCC/SIG5/GND/SIG6，因为中间两层GND和VCC离得很近，会很有效的增大耦合，降低电源阻抗。
3. 我认为在相邻层布线没有太大必要，而且比较浪费空间。基本上对于微带线来说，保持一定的间距（比如4mils线宽,6mils线距）时，对于一般开关速度的器件来说，引起的串扰就不是很严重，但一个过孔会带来1nH左右的电感，30ps左右的上升沿减缓，但如果走内层，需要两个过孔，就会产生加倍的效果，所以我觉得与其换层，还不如增加间距。而对于一般信号4/6规则足以了，如果是时钟信号和其他走线之间，则可以再增大间距（12~20Mils）。另外层间的平行线影响往往更严重（因为多层板信号层之间的介质较薄），需要特别注意，内层的走线的间距要适当增大，比如4/8mils。你提到的“串扰的问题也可以通过减少层间厚度来解决”我想如果“层间厚度”指信号和参考平面（铺铜层）是正确的。但信号层之间的厚度减小引起的串扰就会大大增大。
4. 串联电阻放在什么地方不是一定的，之所以很多资料将放在驱动端，那是源端匹配，因为源端的阻抗较低，需要串接一个电阻保证和传输线的阻抗相同，以消除源端反射，而接受端的阻抗较大，一般加并联电阻以降低阻抗，但如果接受端阻抗较低，则也可以使用串联电阻匹配。另外，串联电阻很多时候并不是完全作为匹配用的，很多时候用作阻尼电阻之用，即降低电路的Q值，让振荡的能量迅速被阻尼吸收，以达到提高信号质量，减少振荡的目的。所以你也许没有必要再添加电阻，当然最好是经过仿真之后再确定。

以上只是我的一家之言，看看大家还有什么好的建议。

shb9691

阿鸣你太棒了！谢谢！
另外我还想知道大BGA的焊接，是否一定需要事先在PCB板做光学定位标志？

阿鸣

最好是加吧，但是不是一定要加我就不大清楚了
：）

星飞

阿鸣的回答很专业，补充几点：
1、BGA的贴片加工要求受力平衡，所以正规的设计方法是所有的管腿，包括空腿
都进行Fanout，不推荐几个管腿连在一起接地

2、在允许的情况下，你的十层叠板方案建议增加为12层
SIG1/GND/VCC/SIG2/GND/SIG3/SIG4/GND/SIG5/VCC/GND/SIG6
好处：所有布线层都有相应的地平面，电源平面和地平面有效耦合
在布线时可以少考虑很多因素
对于8层布线，同意阿鸣的方案，注意和GND耦合的那个电源平面为板子的主电源平面

3、同意阿鸣的意见，以同层布线，保证3W原则为好，这样布线也方便很多
   不过我觉得不是特别高速的信号，过孔的影响没有那么可怕

4、以仿真结果来确定

dzkcool

阿鸣和星飞的讲解真是精彩.对于光学定位标志我想说说我的看法:
若是你的板太大就一定要在BGA的对角加光学定位标志否则有可能导致BGA定位不准;若是你的板是小的扣板而且板的对角上已经放了光学定位标志,那么BGA就可以不加光学定位标志.当然加了是最好了.
另外我想问一下为何铺铜会影响阻抗?如何从已知阻抗值反推出线的宽度和间距?我主要不清楚每一层的厚度,沉铜厚度?

xiechengmin

因为在各种传输线模型中，我们一般使用的公式中的微带线和带状线的周围是没有铜皮包围的，因此在实际中，如果你用铜皮包围的话，实际值就会比用模型公式算出来的值偏小。但是现在各厂家的特性阻抗板做的误差范围基本都是+-10%左右，因此这个铜皮的影响也不是很大，如果铜皮离传输线20mils以上，基本上可以忽略其影响。目前的特性阻抗值还只能根据PCB厂家最后出的测试报告为准！
如果已知特性阻抗值 ，可以使用SI60000B，它可以反推出其他参数。
目前PCB厂家的铜厚一般有0.5OZ、1OZ、2OZ、3OZ等，一般情况下，我们使用1OZ的铜厚较多。内层基材一般也使用1OZ铜厚为多。

dzkcool

内层基材是不是本身就有铜箔?一般而言基材的厚度有那些?这个厚度包不包括铜箔的厚度?基材的介电系数是多少?像这些参数都是在反推线宽和间距时所需的.如何在一定的总板厚去分配各层的厚度?最好能有一两个实例讲解一下.谢谢了!!!

xiechengmin

内层基材也叫芯板，有很多种类！如0.11mm、0.13mm、0.15mm。。。1.09mm等等。
在各芯板之间有半固化片，常用的有1080、2116、7628等型号。
以上为不含铜厚度，铜厚有HOZ、1OZ、2OZ等。
多层PCB就是由芯板和半固化片根据不同的结构层压而成的。如果你需要设计叠层结构的话，你需要有一堆相应PCB厂家的这些材料的参数，以便你自己选择。也可以直接让PCB厂家给你们设计叠层结构，你自己再验证一下就行了。

dzkcool

谢谢楼上的大侠，那么请问芯板的厚度能不能被压小？一般芯板带不带铜铂？铜厚的单位OZ对应MM或MIL是怎样的关系？半固化片平常时的状态是怎样的？那些型号代表什么意义呢？是不是半固化片的厚度能被压缩？比如我要做一块厚2MM的四层板，能不能帮我讲解一下这时候芯板的厚度、铜铂的厚度、半固化片的厚度？另外，计算线的阻抗时若线未相邻一平面那厚度是不是从线到回流平面的厚度之总和呢？真不好意思一下子问了这么多的问题，恳请大家赐教谢谢大家了！！！