[推荐] 高速PCB设计中的时序分析及仿真策略（有实例）（转）

david_kolo · 发表于 2005-1-6 16:15:35

不错啊，以后多多发表这些东东啊

[em02][em02][em02]

peixx · 发表于 2005-4-5 17:04:29

lowflying · 发表于 2005-4-7 13:14:21

好文

robotone · 发表于 2005-4-21 09:19:16

看晕了，

nemo · 发表于 2005-4-21 21:49:30

thx,i appreciate it.

[em07]

zyj_hb · 发表于 2005-4-22 21:54:53

好好文。

xyzwhoami007 · 发表于 2005-4-23 02:56:32

It's very nice , i promis and useful at high speed design .

untitled · 发表于 2005-4-25 10:20:44

在Common Clock模式下，setup time和hold time的时间域量分别用下面两个公式计算

T _{setup margin} = T _cycle – T _{PCB skew} – T _{clock skew} – T _jitter – T _co – T _flight - T _setup

T_{hold margin} = T_co + T_flight + T_{clock skew} + T_{PCB skew} – T_hold

为什么hold time margin没有考虑到T _jitter的影响？

另外，在用Allegro PCB SI做时序仿真的时候，如何仿真T _flight?

duhan · 发表于 2005-7-20 16:26:08

thahks！

huaqiuzhang · 发表于 2005-7-21 02:27:23

好！

		自动登录	找回密码
密码			注册