以下是引用hai2001在2004-10-21 14:59:28的发言:
Write by yang xing hai
2004/4/25
PCB Layout Gerber OUT 注意事項十三點
(Layout Tool--allegro14.2)
一.確認板名、料號、疊層結構正確。
(H/W,PL)
二.確認所有元件都有placement 完﹐并且符合所給機構的要求。
(H/W,ME)
三.確認所有線路都已經畫完。
四.對board file 做Database Check 和Update DRC﹔確認線路沒有不允許的Error,
如果有就改正。
五.確認測點加完﹐而且無誤﹔確認文字都有排。
六.移除board file 中多余的線段、VIA、rule 等資料。
七.確認排版可行。
八.確認所設gerber 層面齊全﹐無誤。
九.借助DFM(如ADI、VALOR) Tool 檢測Database﹐確認Board file 符合要求。
(broken & short、工藝要求、制成要求)
十.Check 轉出的gerber、aperture 正確。(可借助CAM、VALOR 等Tool 來check)
Write by yang xing hai
2004/4/25
十一. 確認Gerber out 資料齊全。
(1)GERBER(送板廠)
*.art
art_aper.txt
art_param.txt
ncdrill1.tap
ncdrill2.tap
nc_tools.txt
備注﹕如有VIA打在PIN上﹐要有VIP_TOP.art, VIP_BOT.art
如有VIA做測試點﹐要有VIA_TOP.art, VIA_BOT.art
(2)*.cad (VSS檔﹐測試用檔)
(3)CAD_DATA.rpt (打SMT用檔)
(4)ASS檔 (組裝圖檔)
VAL_TOP.pdf, VAL_BOT.pdf
DEV_TOP.pdf, DEV_BOT.pdf
REF_TOP.pdf, REF_BOT.pdf
十二. 確認制作單填寫正確。
十三. 確認所備份資料正確。
上文中提到“如有VIA做測試點﹐要有VIA_TOP.art, VIA_BOT.art”,我就是想问如何生成测试点的art文件,因为我希望测试点不被绿油覆盖而过孔要被绿油覆盖,在cadence中好像是把测试点也作为via的。 |