PCB论坛网

 找回密码
 注册
楼主: liuyang96131

[求助]压合介电层厚度公差??

[复制链接]
发表于 2005-2-7 14:40:37 | 显示全部楼层
板的阻抗测试线一般都设计在板的边条上,如果边条去掉,可否根据板内线宽、厚度、介质厚度,介电常数算出阻抗值,如何算?请各位大侠指教,谢谢!
回复 支持 反对

使用道具 举报

发表于 2005-3-18 10:11:42 | 显示全部楼层
以下是引用jackwei在2005-2-7 14:40:37的发言: 板的阻抗测试线一般都设计在板的边条上,如果边条去掉,可否根据板内线宽、厚度、介质厚度,介电常数算出阻抗值,如何算?请各位大侠指教,谢谢!

这个是可以算的,先切片把线宽、厚度、介质层厚度量测出来,再把介电常数用专用的测试设备测出,带入计算软件就可以计算出了!不然的话用最老土的办法用公式算也可以!

回复 支持 反对

使用道具 举报

发表于 2005-3-18 10:14:12 | 显示全部楼层
以下是引用yhi4201在2004-11-28 11:29:22的发言: 介质层厚度的公差一般还要考虑是用什么样的半固化胶片,大多数情况是正负0.4左右。不过从本人的个人经验理解:压合介质层的大小跟特性阻抗影响不是很大,只要不出现压合是两面的介质层相差太离谱就不会影响很大。主要是跟阻抗线的线宽有关系,线宽越宽阻抗就会越小。

压合的介质层厚度怎么会影响不大呢?这也要看你本身要压的板厚是多少了,如果很厚的话那介质层的厚度影响对特性阻抗贡献不大,如果是板子比较薄的话会贡献很大的!

回复 支持 反对

使用道具 举报

发表于 2005-3-18 10:15:38 | 显示全部楼层
以上是本人的个人观点,欢迎大家继续讨论!继续关注,最好是可以拿出一些相关的实验数据最有说服力了!
回复 支持 反对

使用道具 举报

发表于 2005-3-21 15:26:34 | 显示全部楼层
以下是引用ymsspl在2004-12-12 17:58:13的发言:

7628+/-0.7

2116+/-0.4

1080+/-0.4

相对累积为你相要的公差

公差会这么宽松吗?你工厂的标准吗?

回复 支持 反对

使用道具 举报

发表于 2005-3-22 00:58:30 | 显示全部楼层
了解
回复 支持 反对

使用道具 举报

发表于 2006-5-8 17:04:42 | 显示全部楼层

学习...

学习....
回复 支持 反对

使用道具 举报

发表于 2006-5-8 17:18:14 | 显示全部楼层
 我晕.....
回复 支持 反对

使用道具 举报

发表于 2006-5-10 23:02:48 | 显示全部楼层

阻抗值是可以通过软件计算出来的,你们公司不会没有这个软件吧!网上很多快去下吧

回复 支持 反对

使用道具 举报

发表于 2006-5-20 01:02:54 | 显示全部楼层

人家问的是“一般”情况,个别的特殊情况,例如有一次,切片发现各项都合格,就是阻抗不合格,原来客户在做准高频。

所以能解释一般情况就行了。

学习!

回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-18 06:04 , Processed in 0.144523 second(s), 14 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表