关于反射系数的一个问题

hongdb

我认为如果考虑DELAY后反射到RX端，波形叠加后将导致波形变形。我们在实际测量中，在负载阻抗较大情况，始端和终端的波形相差极大，如幅值始端=3.3V、终端=6V。

6815872

对，根据前面的分析，正因为考虑delay和反射，才获得变形的波形，这个在前面的帖子中已经分析过，而对于在负载阻抗较大的情况下，得到大电压，这个前面也分析过，因为负载大，反射系数接近1，那么在终端会形成波形的迭加，所以，会获得较大幅值的波形，但是有一点我觉得很奇怪，你说始端的电压为3.3v，不知道你所说的始端究竟是ABCD的那点，如果是电源输出，那终端不可能会获得6v的电压，如果是传输线之前，那么，获得6v的电压是因为反射迭加。

money

按理来说，这个3.3v应该是在b点得到的吧！

hongdb

分别是A、D点的波形。这里假设输出端有内阻。

[此贴子已经被作者于2002-9-27 10:03:39编辑过]

6815872

如果这样，很可能是因为内阻挺大的，在这之前，我想问一下就是，你电源的峰值电压是多少？3.3v？而你采用的电源内阻有多大，你终端负载的阻值有多大，传输线的特性阻抗有多大，你能把你做的测试的电路图大概画出来吗？是完全按照阿鸣提供的那幅图来进行测试的吗？还有，你能不能把你昨天做的测试中传输线长度减少一半时在进行终端波形测试的结果告诉我吗？

hongdb

我们按如下几个步骤来分析图3：
如图3所示的理想传输线系统，传输线波阻抗 ，信号源内阻 ，终端负载 ，信号从始端到达终端的单程时间为 ，信号电压是幅度为10伏的阶跃波，试分析电压波和电流波在传输线上的多次反射。

         
                                    图3
    我们按如下几个步骤来分析：
    1. 求出在 时刻入射电压波和入射电流波的幅度 和 。

         

         
    2. 分别求出始端终端的电压电流波反射系数。
    始端：

        电压反射系数： 始  

        电流反射系数： 始  

    终端：

        电压反射系数： 终  

        电流反射系数： 终  
    3. 逐次求出各对应时刻在对应端点发生的各次反射波幅度。
    我们把各次计算结果列成表格如下，也可画出如图4那样的反射图，则更为直观一些。
                                表  2

                                 图4
    4. 列出各时间段内各端点电压电流的值表，并据此作出V-t，I-t波形图。
为了求出始终端的电压电流波形图，必须分别在各个间段内把该端出现的有关反射波迭加起来，现列表如下：
                         表 3.始终端点电压、电流数值
    由此表可做出下面的波形图
                                        图5
    从上面的波形图中可见，由于两端均非开路，因而反射系数 小于1，因此反射波波幅一次比一次小，最后反射波波幅趋于0而达到稳态。由于传输线是无损耗的理想线，因此在稳态时始终端的电压电流应完全相等。求稳态值可以把各次反射分量迭加起来：
      
         
         
         
         
    同理：
      
    上述求法是把各动态分量迭加。求稳态其实也可简单地用静态办法求。把传输线看作短路：
    则   
         
这个结果与动态分量迭加的结果完全相同。总之，多次反射只是发生在波形建立的过渡过程中，它属于瞬态现象，不影响稳态波形。研究多次反射过程还可以用图解法，尤其在始端阻抗为非线性时更为适用。
由于反射，将导致幅度和波形的变化。在设计设计中可以采用仿真工具，对高速线评估进行响应的阻抗匹配。

6815872

赫赫，图没有贴出来，看你的文字分析是不是考虑了多次反射呢？

6815872

[upload=jpg]uploadImages/20029271222919428.jpg[/upload]
对于多次反射，上面给出了稳定后终端的电压，而V' 在图中特别标明，是觉得你所说的3.3是不是就是这个电压呢？（由于没有看到你的图。）不管是不是，我们可以计算最后终端的电压值不可能超过电源峰值。
[upload=jpg]uploadImages/20029271232068453.jpg[/upload]
这个时取内阻为100欧姆，传输线阻抗为150欧姆，终端为1000欧姆的多次反射图，
不知道你测量的数值是什么时刻？

6815872

忘记说了，我的起始电压是10v

hongdb

谢谢，大家！哈哈，我终于明白了信号反射的分析。
我们在设计过程，有时反射导致信号波形的失真，导致时序错误，如线长2000mil时，156 DDR CLK采样，导致建立时间和HOLD时间的移动、上升和下降沿的变化。因此，反射需要和Timing一起考虑在决定采用阻抗匹配方式。