PCB论坛网

 找回密码
 注册
楼主: xiechengmin

关于反射系数的一个问题

[复制链接]
发表于 2002-9-27 13:07:00 | 显示全部楼层
是啊,信号的反射严重的时候会导致信号到达Vmeasure的时间和反射不严重的时候有上百ps的延迟,总体来说,他可以导致数据窗口变小(时序裕量和噪声裕量都减少),减少setup margin &hold margin。
回复 支持 反对

使用道具 举报

发表于 2002-9-27 13:11:00 | 显示全部楼层
还有一个问题,就是对于上面的图,假设我在传输线的中间必须假如一个插件连接(如模块与主板的互联),这个插件的加入势必一起传输线的阻抗变化.就假设我在传输线中间加入一个电阻吧!是加多少欧好呢?假设加入电阻和传输线阻抗一致,势必要破坏整个系统(从源端到末端的电压分布),对于这种情况,不知该怎么处理?谁能解释、分析一下!
回复 支持 反对

使用道具 举报

发表于 2002-9-27 13:42:00 | 显示全部楼层
插件的模型是一个R,L,C参数,仿真时可以自己构建
R一般很小,有些建模时就忽略了
就是L和C的模型
阻抗变化不是很大,引起的反射不明显,
在一般频率下可以不予考虑,
有时候更多的是要关注插件上的信号串扰



[此贴子已经被阿鸣于2002-9-27 13:42:47编辑过]
回复 支持 反对

使用道具 举报

发表于 2002-9-27 18:07:00 | 显示全部楼层
大家讨论讨论,我的观点是否有出入?
为了减少反射对波形的影响,在我们设计中应该采用2种形式:
1、R1=Z0,RL无穷大,这样进端反射为0,原端反射为1。在测量中将表现为:进端的波形较差、而远端波形较完整(包括幅度也为1)。
2、RL=ZO,尽量降低R1。这样波形较好,因为幅值变低。
说明R1为输出阻抗,RL为负载阻抗,Z0为线特性阻抗。
回复 支持 反对

使用道具 举报

发表于 2002-9-27 19:45:00 | 显示全部楼层
以下是引用hongdb在2002-9-27 18:07:38的发言:
大家讨论讨论,我的观点是否有出入?
为了减少反射对波形的影响,在我们设计中应该采用2种形式:
1、R1=Z0,RL无穷大,这样进端反射为0,原端反射为1。在测量中将表现为:进端的波形较差、而远端波形较完整(包括幅度也为1)。
2、RL=ZO,尽量降低R1。这样波形较好,因为幅值变低。
说明R1为输出阻抗,RL为负载阻抗,Z0为线特性阻抗。

上面两点,是正确的,但是实际中负载的阻抗值很难做到和传输线阻抗值相等,而是比传输线特性阻抗值大很多,所以,为了在终端获得和传输线特性阻抗接近的阻抗值,并联上一个Z0大小的接地电阻.这样,终端负载也就接近于Z0大小了.这种方法也就是我们常采用的终端并行匹配.
回复 支持 反对

使用道具 举报

发表于 2002-9-28 12:42:00 | 显示全部楼层
6815872您好:
我们目前的阻抗控制也采用这种方式。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2002-9-28 12:55:00 | 显示全部楼层
可是如果"并联上一个Z0大小的接地电阻."(或者其他的端接方式),终端的信号幅值将变得太小,在实际中如何应用呢?
回复 支持 反对

使用道具 举报

发表于 2002-9-28 15:03:00 | 显示全部楼层
终端信号幅值是会变小。因为没有反射叠加的原因。所以,采取终端匹配我们比较注意的问题是传输线前一般不会放置过大的电阻,这样就会导致传输线分压过小,形成接收端电压幅值变小。这也是不会在采取了后端并行匹配后还会在前端采取串联匹配的原因。在这种情况下,保持终端电压幅值不要变的太小的办法是电源和传输线之间不要接很大的电阻。


[此贴子已经被作者于2002-9-28 15:03:10编辑过]
回复 支持 反对

使用道具 举报

发表于 2002-9-28 15:27:00 | 显示全部楼层
以下是引用hongdb在2002-9-28 12:42:04的发言:
6815872您好:
我们目前的阻抗控制也采用这种方式。

赫赫,“您”就太客气了!
回复 支持 反对

使用道具 举报

发表于 2002-9-29 17:05:00 | 显示全部楼层
以下是引用xiechengmin在2002-9-28 12:55:00的发言:
可是如果"并联上一个Z0大小的接地电阻."(或者其他的端接方式),终端的信号幅值将变得太小,在实际中如何应用呢?


在这种情况下,多数是因为线阻抗和driver的内阻相当造成的,这时候如果要使用平行端接的话,就要增大线阻抗,使源端的初始电压(Voh×Z0/(Rs+Z0))达到负载的Vih以上
引用一个NC的考题来说明这个问题

Circuit:
Vdd = 3.3 Volts – both devices. Vss = Gnd = 0 Volts.
Driver:
Ron-H = 23 Ohms (Including Enable Effects)
Ron-L = 28 Ohms (Including Enable Effects)
Receiver:
Z-in = 100 MegaOhms
Vinh-min = 2.6 volts, Vinl-max = 1.2 volts
Interconnect:
Z0 = 50 Ohms

a) What is the magnitude of the initial launched wave?:
   [U]Voltage Divider (Z0 / (Z0 + Ro)) * Vdd = (50 / (23 + 50)) * 3.3V = 2.26 Volts[/U]
b) What value of parallel termination should be used to properly terminate this circuit?
    [U]For parallel term, Rterm = Z0 = 50 Ohms[/U]
c) Will the circuit operate properly with parallel termination? Why or Why Not? Explain!
   [U]NO ! With parallel termination, there is no voltage doubling at the receiver. The initial launched wave is the final value of the net voltage. Since the initial launched wave = 2.26V < Vinh-min 2.6V,there will NOT be a guaranteed switch on the incident wave!![/U]
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-6 13:25 , Processed in 0.116539 second(s), 13 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表