[讨论]请教SI高手Jitter和skew的问题

kelvin_gao

对电脑主机板了解的朋友，请到这里讨论一下。现在的内存兼容性很是问题

阿鸣

内存兼容性应该主要和芯片组（北桥有关）
不同的chipset，比如Intel,Via,SIS等，他们的性能，时序参数都会有所不同，再加上不同主板厂商在主板设计时的布线也有差别，这就产生了诸多兼容性问题。

kelvin_gao

内存兼容性确实与layout有很大关系，这一点切身体会。至于chipset你只有去适应它，或者芯片制造商自己发现它的东西有问题才会去改的。另外在有的时钟IC中，可以调节SKEW值，比如说phaselink Generator 就具有8个step 来调节兼容性问题，使一些兼容性较差的内存也有所改善。在高速部分是80ps/step,低速部分180ps/step.现在AMD的K8把内存的控制部分集成到CPU中，是一个创举，不知道对这个兼容问题能否有比较大的改善。

阿鸣

我觉得光是这个举措对兼容性效果不大，只能改善内存控制器和CPU之间的性能，但内存控制器和内存条之间，还是受驱动能力，走线等因素制约，归根结底是时序问题，频率也高，时序裕量越差，受外界因素影响也越大，兼容性也越差，所以现在采用源同步的数据总线技术，但内存速度提升的瓶颈还是很难得到很好的解决，期待更新的技术出现~~

kelvin_gao

AMD号称它的K8具有6.4G的带宽，所以在内存控制器和内存条之间的性能也应该有所提升，驱动能力也会加强，走线方面要看layout工程师的水平及同硬件工程师沟通交流，使主机板具有更好的性能。时序问题确实比较麻烦，我在这个方面刚刚入手的。呵呵，在主机板内存DDR方面，目前是VIA(台湾威盛）占了一点上风，不过Intel主推的RAMBUS走的高端路线。目前威盛推出的是DDR400,马上就有DDR600、800。但是现在市场上的DDR400似乎没有统一标准，所以现在的VIA的chipset虽然可以支持DDR400，但是问题比较大的。内存速度目前确实是个瓶颈，CPU技术不断更新提高，明年Prescott的CPU 应该在3.2G以上（指电脑主机板，不是高端服务器）。速度的提升，要解决的问题就越多，大陆的技术还是比台湾要差的多。希望这个行业的人能够奋起直追，赶超台湾。

阿鸣

好像Via对DDR400的支持也要偃旗息鼓了，DDR400推出就像是运动员吃兴奋剂，短时间内的确能提高内存带宽，把DDRI推到极限，但时序是最大的问题，而且工作不稳定，不适合高端应用，而且兼容性很差，只有很少量芯片和主板才支持，有些DDR400内存，比如三星的，就采用增加电压（将正常工作电压从2.5V提升到2.7～3.3V）的方法，才能保证正常工作，这对热性能，功耗，稳定性都是不利的。DDRI内存真正最后阶段应该稳定在DDR333。
新的DDRII技术在原有的技术上做了一些改进，支持从DDRII400到533，667，从频率上也可以看出来DDRII采用的是4-Prefetch的技术，即同一个时钟周期内传输4位数据，所以数据传输率分别为：100X4,133X4,166X4，基本的时钟频率还是100,133,166。
目前还有一个技术就是QBM技术，它在原有的DDR基础上通过PCB板上添加一些延时开关，即可将DDR的带宽加倍，但需要芯片组供应商的配合，目前提出QBM的Kentron公司正在建立联盟，包括Via,SIS等在内的芯片组厂商已经加入，并推出支持QBM的芯片组，究竟是QBM还是DDRII占上风，就要看他们的发展了。
由于DDRII被Intel等众多大公司接受，Jedec组织也制定了一系列的标准，个人认为DDRII还是以后内存市场的主流，DDR333则依然会占领明年内存市场的主导地位。

kelvin_gao

呵呵，我是搞硬件的初手。哪位可以探讨一下在硬件电路方面如何控制时钟信号的SKEW值啊？另外请教一下如果线路中存在开关噪声（经过线圈之后仍然比较大，测了一下噪声频率大概在.0.25MHz），如何将它过滤掉？该用多大的贴片电容？呵呵

hongdb

我们在设计过程中，往往知道一些参数，但是却在产品中却不知道这个参数是否正确！！！

使用示波器，这两个参数如何测量？
jitter在示波器上一般有介绍（采用余辉等办法），但是关键是否可信，是否还要考虑其它的因素？
SKEW如何测量？

[此贴子已经被作者于2002-10-10 15:40:26编辑过]