过孔对信号传输的影响仿真实例

ebeggar

用什么软件仿真的？
电路版图？

dzkcool

用ANSOFT的hfss进行仿真，具体的我也不太清楚,poqi055是这方面的高手，还请poqi055教教我们，有没有这方面的教程啊！给我来一份，谢谢！！！

poqi055

不好意思，其实我完全是在自学，摸索，说实话，一个全波过孔的模型我用了两个星期至今没有建立起来，真希望大家多关心HFSS在这个领域的应用，以便大家交流。
没有教程，只能靠帮助文件，有时间我会整理一些东西的。不过现在还没有时间顾及这些，我还在建哪个该死的全波过孔的模型呢！有谁可以帮忙？我真的做了近两个星期，连十一都搭上了，还是不得要领。

poqi055

不好意思，高手不敢当，目前我也在摸索学习阶段，就是靠软件的帮助，网上也找不到什么资料，看样子现下做这个东西的人还不多。感到交流也挺困难。我在做一个全波的过孔模型，做了近两个星期也没搞定，不知那位真正的高手可以帮一把。

dzkcool

呵呵，加油啊！不过我是帮不上忙的，我都不知道怎么装这个鬼东西，愿早日你成功！

阿鸣

如果只延长10mm走线，它的波形应该和标准波形差不多啊？为什么在上升沿上也会出现变化？可能是仿真误差的原因吧。
从图上看两个过孔和10mm在上升沿还是比较接近的（下降沿延迟偏差较大？信号幅度上也有变化？）。我觉得在实际设计的时候如果过孔不多的情况是可以考虑作为线长等效。从理论上看，延长线长是增加传输线的延迟，而少量增加过孔最主要体现为上升沿的衰减，因为过孔的长度很短（板厚），线延迟较小，而更多地考虑由于其寄生电容和电感引起上升沿的变化。但过孔较多的时候就要既考虑传输延时还要考虑上升延迟，最好通过仿真确定其效应。也就是说，如果一个过孔在近似情况下可以等效为5mm延迟线处理，但决不能认为5个过孔就可以等效为25mm。
    事实上，在不少设计规范中，比如内存的数据线设计要求上，如果多加了一个过孔，规范上就会布线时线长减少100mil。

[此贴子已经被阿鸣于2002-10-13 11:20:53编辑过]

poqi055

阿明：这实际上是一个不完全仿真，仅供参考，这里过孔模型是集总参数的，是用半波分析提LRC参数的模型。而线的仿真是全波仿真结果。不好意思，全波过孔的模型至今我还没有建立成功，如果成功了，通过参数扫描，可以很好的设计过孔阻抗，估计情况会好些。你的眼力不错，你说的波形差别，确实存在，原因是，昨晚糊里糊涂的使用另一根导线的模型做的，不过问题不大，那根蓝色线，采用的是理想微带线模型，后来的都是用的半理想模型做的。
另外图中信号幅度的差别在于，我没有实际使用仿真结果中的匹配电阻，都是用的默认得50欧姆数值，而实际上是有差别的。
整个仿真过程、以及Si问题的处理问题，我还在学习过程中，所以我都是写的“仅供参考”

阿鸣

估计再过一周我也会开始学习Ansoft的全波仿真分析，
以后再多多讨论～～