关于差分线传输

阿鸣

会引起串扰的，所以差分对一定要进行匹配，
耦合的越紧，对匹配的要求越大。
在做到良好的匹配的同时，耦合的越紧密，它们对外界的抗干扰越强
因为外界干扰对它们的影响是同时的，而差分对关注的是两个信号的差别，所以对外界的共模噪声免疫。

fenix_zhouf

阿鸣，进一步请问，串扰是当信号发生跳变的时候由于线间的耦合电容耦合过来的，那差分对的匹配是什么原理来消除串扰？具体说明有吗？

阿鸣

匹配是通过消除反射来减小串扰的影响，但不是消除串扰
差分对之间既然存在电容和电感的耦合，那么理论上也存在串扰，
前向串扰和后向串扰的反射是接受端受到的主要影响，前向串扰由于容性和感性耦合的极性相反，能大部分抵消（差分线之间容性耦合较大），而后向串扰的反射到匹配的终端之后没有全反射叠加，其幅度也是很小的。对于具体的相互影响和制约关系，我也在思考中，请大家一起讨论。

fenix_zhouf

谢谢阿鸣！但“前向串扰由于容性和感性耦合的极性相反，能大部分抵消”我不大理解，
能画个示意图吗？
另外，在长距离差分线传输中，比如485，422等，参考设计在接收端
跨接120欧姆的电阻，是差分线匹配而消除反射的做法吗？

阿鸣

那个120欧姆就是差分匹配电阻，这是一种简化的差分匹配形式
请参考以前讨论的一篇贴子，如有问题再继续讨论：
http://www.pcbtech.net/forum/dispbbs.asp?boardID=4&RootID=10477&ID=10477

[此贴子已经被阿鸣于2002-10-18 16:18:52编辑过]

fenix_zhouf

看了贴子明白了许多，至少是在理论上稍微明白了一点，呵呵。
但如果在实际的电路中，如何定量计算或是采取的措施还是一片胡涂。
贴子里提到的《High speed digital system design》和有关串扰的资料
能否发一份给我看看？谢谢了！
我的email:fenix_zhouf@sohu.com

阿鸣

《High speed digital system design》还没有电子版，没法给你看了
理解串扰，我觉得你可以先在google上搜索“crosstalk”，看看那些英文资料上怎么说的，然后我们可以再进行交流。我和同事是总结了一篇关于串扰基础理论的资料，目前正在完善中，以后我会提供给大家的。

[此贴子已经被阿鸣于2002-10-18 20:55:03编辑过]

阿鸣

对差分对是否一定要耦合的问题，争论比较多，许多专家对此意见也不完全相同。
差分对耦合的主要目的是增强对外界的抗干扰能力和抑止EMI。
如果能保证周围所有的走线离差分对较远（比如远远大于3倍的线宽），那么差分走线可以不用保证紧密的耦合，最关键的是保证走线长度相等即可。（可以参见Johnson的信号完整性网站上的关于差分走线的阐述，他就要求他的layout工程师将差分线离得较远，这样可以方面绕线）。只是目前大多数多层高速的PCB板走线空间很紧密，根本无法将差分走线和其它走线隔离开来，所以这时候保持紧密的耦合以增加抗干扰能力是应该的。
在高速的（10G以上）芯片封装基板的设计中，较为流行的一种做法就是将两根差分线之间及外部都用铺铜区隔离，这样差分对之间没有任何耦合，这样的做法可以满足严格的单根走线阻抗50欧姆，差分阻抗100欧姆的要求，在高频下能得到较低的损耗（S11回损和S21差损参数）。

我觉得差分对不是一定要耦合的～～