请问过冲怎么解决

xiechengmin

串连的电阻使用的是33欧姆，放置在CPU端（CPU使用的是Motorala的MPC8245）。可是PCI是个双向的数据线，如何确定这个串连电阻的位置呢？还是两头都要？
另外，厂家的Demo板上该信号的过冲基本上也有将近2V左右！

axiao

cpci就是在扣板上串联一个10欧电阻。并不是所有的PCI信号不能加电阻。

strongarm

以下是引用faint在2002-10-24 23:05:51的发言： 应该是输出阻抗小于传输线阻抗吧，一般来说，器件的输出阻抗较小，但是输入阻抗较大的

哦，应该是负载阻抗Rl比传输阻抗Z0大引起的问题——以下是分析过程： 假设，原始信号为V，源端负载为Rs，负载阻抗为Rl，源端反射系数为rs，负载端反射系数为rl， 那么源端产生的信号大小将是Vs=V*Z0/（Z0+Rs）； 这个时候，负载端的反射系数rl=（RL-Z0)/(R+Z0)>0,因此会从负载端到源端产生一次反射，这个时候负载端的电压为Vl=Vs（1+rl）>Vs，这时，如果负载阻抗比传输阻抗大很多的话，反射系数也会很高，因此过冲的幅度相应的就很大了； 一次反射产生的电压大小为Vs*rl，如果按faint所说的，源端负载小于传输线阻抗，那么，源端的反射系数将是rs=(Rs-Z0)/(Rs+Z0)<0，源端新的电压为：Vs'=Vs+Vs*Rl（1+rs）>Vs, 源端产生的二次反射电压大小为Vs*Rl*（1+rs），这个电压到达负载端时会产生三次反射，如此不停直到源端和负载端的电压达到稳定状态为止。此时两端电压为信号电压*（Rl/Rl+Rs） 。 一家之言，请大家多多指正。

faint

strongarm，我们俩说的不矛盾，我是从源端找问题，你是从负载端，结论类似，我说的输出阻抗是源端的输出阻抗

strongarm

以下是引用faint在2002-10-28 22:49:55的发言：
strongarm，我们俩说的不矛盾，我是从源端找问题，你是从负载端，结论类似，我说的输出阻抗是源端的输出阻抗

我已经明白你的意思了[em23]

hongdb

根据PCI规范允许，7。1V的信号幅度（3。3V系统）。不用担心，但是如何减少的办法？

对于I/O信号，是否采用2端串联；还是采用2个末端匹配了？

实验表明，2者都有效果，但是2者哪个更佳？

tpp

如果速率不高，可在终端加个钳位二极管。

lshqmagic

pci总线不同于一般的数据总线， pci总线工作时一定要靠它本身的二次反射（必须是100%反射）来提高信号的压值才能工作。我们不能作任何的终端匹配（加入source damping termination,end termination都不行)。其实从你上面的波形来看，这样的过冲是允许的（只针对于pci Bus),应该不会造成误动作。

lshqmagic

pci要靠二次反射（100%反射）来提高信号电压才能工作。所以我们不能作任何终端匹配。
你上面的波形对pci信号来说是可取的。就这样，你不用为此发愁。

lshqmagic

回第4楼：兄弟，你得先了解一下pci的工作原理。pci要靠它本身的2次反射来提高它的信号电压（基本是100%反射)才能达到它所需要的信号电压，这也是为什么pci非常省电的原因（因为pci的输出信号电压很低，信号输入端的输入阻抗非常高，有几千欧）。这是pci的始祖--英特尔intel在设计pci总线时提出的标准。所以说，pci总线是不能作任何终端匹配的。有些同仁认为：总线都能作终端匹配，那是不正确的。我们应该说，除pci总线外，所以的总线都可以作终端匹配。如果我们对pci总线也作终端匹配，也就会抑制了反射程度，从而使pci的信号电压达不到要求而使pci总路不能工作而使你的设计失败。我做过许多用到pci总线的设计，也测量过上面的信号。xiechengmin 朋友，我觉得， 象你上面的波形是符合要求的。这样的过冲（overshoot）对pci总线来说是可取的。你不必要也不能对它作任何终端匹配。