闲聊自己的pcb layout生活

cmos

就因为ic设计很闲，尤其走r2g，是机器在跑呀

einstein_79

十年磨一砺，确实觉得pcb是要花费大量时间和精力才能搞定的东西啊

cmos

然后在做到第13个练习时，终于可以上机了，（前面的练习都是纸上谈兵了），那个比较的简单，就不提了；第14个练习就直接做一个规模类似简单主板的layout（形状和布局比较类似，只是因为是练习，所以没怎么要求满足约束），是2层板，有很多排的connect，我一直做到第13天，最后几天越做进展越慢，并对前几天自己的layout，非常的不满，但不做大改的话，很多线步的很艰难，绕了很大的圈，非常的难看。所以下决心重做，并在布线和布局做很长时间的分析，花了1天半，最后重做所花时间（加上重新检讨的时间）居然9天多就完成了，这件事给我的触动很大，从一开始就在设计上遇到了难题使我养成了动手前考虑的习惯。
然后陆续的练习，每一个所耗的时间一个比一个长，到最后的第20多个练习，都是自己给自己布置的，回头想，一个一个做完，真要大半年了（而且要加班）。

老高

你再写~~~~
我要给你加威望了啊~~~~

/鼓掌

cmos

在练习过程中，有时要给做正式设计的人做做下手，比如做silk，或者24小时翻班的设计，做做夜班之类的。记的很清楚，最早时，有一块12层板，是用自动布线没有布通，design大的如果不小心全屏就要花近10分钟，然后前面有人胡乱把线连了，需要手工修改lvs check，有是十几条path纠缠在一起，我反复的看经常把线给看丢了，一个晚上只查出几个violation，真是第一次有想哭的感觉。因为还有好几万个呢。这是才知道差距了。

XIONGXIN

cmos,好好写一个系列，真的可以出书的，文笔上再润色一下，新手们看了，准保乐疯了。最起码在ＰＣＢ业内流传下来。就象北京的洪绍光教授写健康的小册子那样。老高肯定会帮你的。

cmos

没想写什么系列，也不能谈太多的细节，否则会涉及很多的人和公司，他们可是这个论坛的常客。
但是还是会再写些东西，只是觉得现在pcb论坛缺少一些经验谈或理念，而自己过去的工作和大家的经历肯定不一样，所以就说出来了。

XIONGXIN

理解了。能聊多少是多少吧。

cmos

我今天在想其实我真的在画pcb layout实际才2年，然后余后的3年已经完全转到其他的领域了，所以真的谈不上是什么高手，但是才毕业的2年，觉得是最记忆深刻的还是最初的2年，然后3年后逐渐从热血青年变的温血起来。
最近在参与工作用hspice做板级仿真，从而得到相关数据，分别得出对chip、pcb的约束，并选择出合适的iopad、决定chip和pcb的拓扑。然后还和公司的pcb人员做些交流，感觉彼此的观念有很大的不同，包括依赖工具来满足约束等有不同的想法。所以找到些论坛，发现很少有人在谈pcb layout技巧，而比较多的是在讨论电路和约束等，但实际约束是由layout来实现的。不过反过来说，确实layout没什么技巧。

cmos

也许，我们需要以艺术家的感觉去画和欣赏layout，包括到每个细节的完美。在默认情况，线与线、via和线、器件等之间一般保留最小间距，就是以最大密度来布layout，那么其中涉及的窜扰怎么办，不同等级的设定不同的约束，这样势必会有非常多的约束，涉及到了所有的线步法线宽，以求得到最大的密度