闲聊自己的pcb layout生活

mentornew

我剛學lay out﹐我們公司在兩年前才成立這個部門﹐我們的老哥﹐老姐們﹐也懂得不多﹐好多東西都弄不懂﹐而且又學了一种市場上少見的mentor﹐不知道前途是光明還是黑暗阿﹗﹗請老大指導﹗﹗﹗﹗

biaobiao

mentor好难学的！

XIONGXIN

cmos泄露了原公司的商业机密了吗?

cmos

mentor可是好东西呀，只是听说名声很大。卖的很贵呀。

cmos

对于板极仿真，我了解的不多，有不同意见，大家一起讨论；
个人感觉用ibis精度比较低，最好用spice精度，但除非速度到了100m以上，一般很难获取，也就是相对低于100m的低速，依赖于布线者的设计能力就可以了，就前面的所说的所谓最基本素质了，当然这里不包含模拟电路之类的了。

而且对于布线本身的仿真实际不大，一个有经验的布线人员应该是很好的体现你的意图，而对相对的高速电路，也许更有效的解决方案还是在拓扑结构即布局上，其实在布线固然重要，即便加gnd guard还是加加强via等等，也只是螺蛳壳里做道场，优化还很有限，而布局可以达到四两拔千斤的作用，所以在一开始在布局上多花点心思，还是很值得的，那么自然对使用的chip需要了解，了解封装和io，尤其在同步电路中，可以做到最大提高性能。

cmos

而目前也许有说法的是仿真，依赖于自动布局布线来满足约束，其实是一种很懒的做法，有种辩解称，在避免窜扰时，用布线的杂散步法可以减少窜扰，其实这是一种浪费资源空间的做法，对于demo或者面积没要求的产品是适用的。另一种说法，约束太多，人考虑不过来，其实只是个成本和时间问题，是一种懒惰的说法。

cmos

我刚才又看了些资料，其实没什么必要写什么系列，其实现在已有的资料已经非常的详细了，写的也挺好，只是在layout本身可以有一些的补充，但真写起来又没什么说的，因为所有都在细节里，对布线和布局提供方案，而没有实际的图是很难说清楚的。

cmos

有一点可以相信，如果你是在一个小企业做做pcb，你的产品是有定位的，那么你的layout也只能停留在这个水平，因为不做光听光看资料是不会有提升的你的layout能力的；
但有机会能获得别人的pcb，看看是有感触的，看看别人的布线习惯而已，但对大布局就感触不会太大。
总之，layout就是学一样乐器，只有不停的练，而且要弹难的曲子，很可惜可能没这样的机会，就只能外包了：-（

阿鸣

IBIS模型的精度低于Spice，但是其仿真速度大大提高，大部分IBIS模型都是基于Spice提取的I/O特性，IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度，由于基于IBIS模型的PCB板级仿真采用查表计算，因而计算量较小，通常只有相应的SPICE模型的1/10到1/100. 用它进行仿真的速度要比用SPICE模型快很多.随着电路板的设计越来越复杂,使用SPICE模型仿真会花去很长的时间,而使用IBIS模型使得对整个电路板上的系统进行仿真成为可能。虽然IBIS模型没有SPECE模型那么精确,但对于系统级分析而言已经是完全足够了。

对于布线工程师来说，凭经验就能有效避免或优化的主要有：串扰、EMI、接地、基本的匹配等，但对于时序的把握、精确的匹配值、电源阻抗的设计、优化的拓补结构等等，这些都不是凭经验能解决的，这正是板级仿真的作用所在。拓补结构和布局是不同的，布局可以大致确定可行的结构，但具体的哪一种结构还是看布线者的选择了。拓补结构的应用在内存设计上最有代表性，一共18、36、甚至72块芯片，大家的布局都是差不多的（被板子尺寸限制），怎么才能把所有的地址/控制线连在一起，还能保证良好的信号质量和正确的时序，这就不是凭经验能做好的，一定要依赖于仿真。从测量的结果看来，仿真和实际结果是比较相似的，在GHz级以下，基于IBIS模型的仿真是可行的也是必要的。

cmos

sorry，没有想说布局不需要仿真的意思，