PCB论坛网

 找回密码
 注册
查看: 841|回复: 6

差分对的允许的长度差是多少?

[复制链接]
头像被屏蔽
发表于 2002-12-11 14:51:00 | 显示全部楼层 |阅读模式
提示: 该帖被管理员或版主屏蔽
回复

使用道具 举报

发表于 2002-12-11 15:11:00 | 显示全部楼层
我觉得和你的插分线上跑的信号速率及芯片允许的SKEW、JITTER有关,速度越快长度差就越小;SKEW、JITTER越小,长度差也越小。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2002-12-11 16:32:00 | 显示全部楼层
你说的前一半对,后一半好像不对吧。应该是SKEW、JITTER越小,允许的长度差也越大。其实这个大家好像都知道,但我想问问有没有具体到数值上的,如100M的差分信号允许差多少?
回复 支持 反对

使用道具 举报

发表于 2002-12-11 19:26:00 | 显示全部楼层
SKEW、JITTER 是什麼意思
回复 支持 反对

使用道具 举报

发表于 2002-12-11 21:01:00 | 显示全部楼层
看看芯片资料就明了了,我认为芯片如何要求如何做
回复 支持 反对

使用道具 举报

发表于 2002-12-12 08:39:00 | 显示全部楼层
不好意思,我没表示清楚,我的意思是芯片允许的SKEW、JITTER越小,长得差越小!
回复 支持 反对

使用道具 举报

发表于 2002-12-18 10:39:00 | 显示全部楼层
我想是不是换为两线的延时差在多少范围之内更合适一些?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-5-15 13:02 , Processed in 0.123946 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表