- 请教邵老师关于DDR2内存中信号上升时间和建立时间derating的问题 (11篇回复)
- SigXplorer报错 (3篇回复)
- 信号的建立时间、保持时间计算 (2篇回复)
- 求救,sigxplore的set菜单下没有constraints菜单!!! (5篇回复)
- 请问老师在sigwave中出现的标记分别表示什么 (1篇回复)
- ddr地址线反射仿真有下冲,难道只有我碰到这个现象吗? (3篇回复)
- 请教信号上升时间的问题 (7篇回复)
- DDR地址线仿真疑问 (4篇回复)
- 关于源端匹配 (2篇回复)
- 提供一个proteus软件的电子元件名汉英查询 (5篇回复)
- allegro中底片参数设置! (11篇回复)
- DDR仿真问题 (2篇回复)
- 有关去耦电容的问题 (1篇回复)
- 关于5月20-22在上海举办SI、PI及高速电路设计与案例分析高级培训班的通知 (2篇回复)
- 请教电源完整性的问题 (1篇回复)
- 顶 (0篇回复)
- 为什么电源面积宜小不宜大? (2篇回复)
- 教材DDR仿真问题 (2篇回复)
- 请高手指点PCB设计作品展任务如何完成 (0篇回复)
- 请教层叠结构中的介电常数与损耗设置问题 (2篇回复)
- 拓扑结构抽取时出错 (2篇回复)
- 后仿真 提取Topology 问题 (2篇回复)
- 关于举办SI、PI及高速电路设计与案例分析高级培训班的通知 (2篇回复)
- 请问信号上升时间问题 (0篇回复)
- 请教cadence封装库调用的问题 (2篇回复)
- 后仿真提取时没有过孔模型 (2篇回复)
- 等离子plasma在PCB行业中的应用 (1篇回复)
- 请教版主cadence SI 仿真的学习方法 (3篇回复)
- 邵老师书中的实例哪里能下得到啊 (3篇回复)
- 请假邵老师cadence PI 仿真问题 (1篇回复)
- 请教邵老师:晶振的模型该怎么建立? (2篇回复)
- 请教邵老师关于书中DDR地址总线的约束设置问题 (2篇回复)
- cadence 仿真错误 (2篇回复)
- 请问将PADS文件导入到ALLEGRO中丢失网络表如何处理??? (1篇回复)
- 用Model Integrity打开IBIS模型时出现的一系列错误 (3篇回复)